想定年収： 450万円 〜 700万円
固定残業代 月 20時間分含む（超過分別途支給）
別途、役職手当・家族手当などあり
固定残業時間：20時間もしくは45時間／月
＊詳細は経験・スキル・前職給与を考慮の上決定いたします。
株式会社キャストリコの電気設計(回路・制御)求人（正社員）
ハードウェア設計（FPGA・ASIC、Custom LSIなど）／年間休日124日・50歳以上も活躍中企業
募集状況確認日:2025年9月12日/応募集まり次第終了
給与について
給与
月給280,000円〜450,000円
賞与
賞与あり
年2回
応募条件について
必要な経験
[ 必須経験 ]
- VHDL(直近5年以内での)経験 5年以上
- VerilogHDL(直近5年以内での)経験 5年以上
- デジタル回路設計(直近5年以内での)経験 10年以上
いずれかの経験で可
[ 歓迎経験 ]
FPGA/LSIのご経験＊経験年数関係なし
必要な資格
不問
勤務日数・休日について
勤務日数
週 5 〜 5日
勤務時間
- 07:00 ～ 21:00 (休憩60分)
フレックスタイム制
・コアタイム 10:00～16:00
・フレキシブルタイム 7:00～10:00/16:00～21:00
・標準的な勤務時間帯 9:00～18:00
プロジェクトによっては、フレックスタイム制でないなど変動する場合あり
月平均残業
残業あり 月平均 20 時間 〜 20 時間
休日・休暇
勤務地について
シニア層の活躍・採用について
50歳以上の活躍状況
現在50代30〜39名、60代10〜19名、70代1名が在籍しています。
67歳、59歳、56歳、52歳の採用実績がありますので、年齢に気負いせずご応募ください。
最高年齢
70歳
50歳以上の平均勤続年数
11年
求めるシニア像
コツコツ仕事が出来る
真面目な性格
協調性がある
技術力がある
教え上手
穏やかな雰囲気
福利厚生・待遇について
福利厚生
雇用保険・労災保険・健康保険・厚生年金 通勤手当支給（全額支給） 健康診断 健康保険組合 あんしん財団加盟 AIG業務損害保険加入 研修制度
仕事に慣れるまでの制度
- OJT形式
- 社内研修あり
- 研修期間あり
- いつでも質問出来る体制
- チーム制
雇用について
選考について
募集状況確認日:2025年9月12日/応募集まり次第終了
応募に関するよくある質問
Q応募を悩んでる時は応募しないほうがいいですか？
現在この求人を 27人が検討中！
2人がこの求人を「気になる」しています
もっと求人を探してみませんか？
求人検索トップへ